您现在的位置是：主页 > news > 网站的销售怎么做/关键词推广seo怎么优化
网站的销售怎么做/关键词推广seo怎么优化
admin2025/4/25 19:41:53【news】
简介网站的销售怎么做,关键词推广seo怎么优化,网站页面设计需求文档,长沙市网站制作公司很对人在使用Vivado时喜欢使用多个约束文件对整个工程进行约束，同时Vivado允许设计者使用一个或多个约束文件。虽然使用一个约束文件对于一个完整的编译流程来说看似更方便，但是在一些情况下，这会使得问题更加复杂，比如一个设计使…
很对人在使用Vivado时喜欢使用多个约束文件对整个工程进行约束，同时Vivado允许设计者使用一个或多个约束文件。虽然使用一个约束文件对于一个完整的编译流程来说看似更方便，但是在一些情况下，这会使得问题更加复杂，比如一个设计使用了不同的IP核或者由不同团队开发的模块。不管设计者在设计中，使用了一个还是多个XDC文件，Xilinx推荐设计者使用下面的顺序来组织约束。XDC文件的约束顺序如下：
## Timing Assertions Section
# Primary clocks
# Virtual clocks
# Generated clocks
# Clock Groups
# Input and output delay constraints## Timing Exceptions Section(sorted by precedence)
# False Paths
# Max Delay / Min Delay
# Multicycle Paths
# Case Analysis
# Disable Timing## Physical Constraints Section
# located anywhere in the file, preferably before or after the timing constraints
# or stored in a seprarte XDC file注:
(1)Xilinx推荐将时序约束和物理约束分别保存在两个不同的文件中。设计者也可以在一个单独的文件中对某个模块指定约束(每个模块对应一个约束)。
(2)如果在工程中，包含了一个IP，这个IP有自己的约束，则在约束集中，并不出现相应的约束文件，它将和IP源文件一起出现（即IP有自己的约束文件，常见的就是MMCM和PLL）。
(3)如果在工程中，包含了多个约束文件。一般来说，Vivado工具首先读取列表最上面的约束文件，最后读取最下面的约束文件。设计者可以在集成开发环境中，将约束文件移动到所期望的位置，用来修改约束文件在整个设计中的处理顺序。等效的Tcl命令格式为
Reorder_files - fileset constrs_l - before[get_files XDC文件名][get_files XDC文件名]
在非工程模式下，read_xdc的调用顺序决定了xdc文件的评估顺序。
(4)如果存在IP约束文件，则先读取1P约束文件，然后再读取用户约束文件。设计者可以在源文件属性窗口修改读取IP约束文件的顺序。等效的Tcl命令格式为
set_property PROCESSING_ORDER EARLY [get_files XDC文件名]
常用的 XDC 约束命令
在XDC文件中有效的命令，如表所示：
XDC 文件中有效的命令
相关的命令作用会在后续文章继续解释。
ＮＯＷ现在行动！
学习Xilinx FPGA最好的资料其实就是官方手册，下表总结了部分手册的主要介绍内容，关注我，持续更新中......
| 文件名 | 主标题 | 内容简单介绍 | 是否有中文版 | |
| UG476 | 7 Series FPGAs GTX/GTH Transceivers | GTX和GTH介绍，PCIe、serdes等学习必备 | 否 | |
| UG471 | 7 Series FPGAs SelectIO Resources | 描述 7 系列 FPGA 中可用的 SelectIO资源。 | 否 | |
| UG1114 | PetaLinux Tools Documentaton | PetaLinux 工具文档 参考指南 | 是,V2019.2 | |
| UG949 | UltraFAST 设计方法指南（适用于 Vivado Design Suite） | 赛灵思® UltraFast™ 设计方法是用于为当今器件优化设计进程的一套最佳实践。这些设计的规模与复杂性需要执行特定的步骤与设计任务，从而确保设计每一个阶段的成功开展。依照这些步骤，并遵循最佳实践，将帮助您以最快的速度和最高的效率实现期望的设计目标 | 是,V2018.1 | |
| IP手册 | pg057 | FIFO Generator | FIFO生成器IP使用手册 | 否 |
| pg104 | Complex Multiplier | 复数乘法器IP使用手册 | 否 | |
| pg122 | RAM-Based Shift Register | 移位寄存器IP使用手册 | 否 |
推荐阅读
【Vivado那些事】如何查找官网例程及如何使用官网例程
【Vivado使用误区与进阶】总结篇
【Vivado那些事】Vivado中常用的快捷键（二）其他常用快捷键
SystemVerilog数字系统设计_夏宇闻 PDF
图书推荐|ARM Cortex-M0 全可编程SoC原理及实现
简谈：如何学习FPGA
Github 上有哪些优秀的 VHDL/Verilog/FPGA 项目
AD936x+ZYNQ搭建收音机（一）
AD936x+ZYNQ搭建OpenWIFI
无招胜有招-Vivado非工程模式下的详细设计
面试中经常会遇到的FPGA基本概念，你会几个？
推荐一些可以获取免费的国外的原版书籍（电子版）网站
FPGA 的重构
浅析FPGA局部动态可重构技术
ISP（图像信号处理）算法概述、工作原理、架构、处理流程
国产CPU概括
从电子游戏历史看IC发展的助推剂
80年代电子游戏及电脑游戏的发展历史
PCIe总线的基础知识
万字长文带你回顾电子游戏的七十多年历史（完整版）
FPGA中异步复位，同步释放的理解
OpenFPGA系列文章总结
用Verilog设计一个16 位 RISC 处理器
介绍一些新手入门FPGA的优秀网站（新增）
Verilog数字系统基础设计-CR
Verilog数字系统基础设计-奇偶校验
建立和保持时间及时序简单理解
（Xilinx）FPGA中LVDS差分高速传输的实现
Xilinx Multiboot实例演示
高速串行通信常用的编码方式-8b/10b编码/解码
Verilog计时（微秒、毫秒和秒）脉冲的产生及同步整形电路
再说System Verilog 与 Verilog 的关系
图书推荐|一本图像/视频处理的强大工具书
Verilog HDL-同步技术
再说System Verilog 与 Verilog 的关系
数模混合信号建模语言Verilog-AMS
Intel/Altera 系列FPGA简介
一块带给无数人年少欢乐的CPU，别说你没用过它
Verilog在编写第一行代码之前
【例说】Verilog HDL 编译器指令，你见过几个？
穿越时空的爱恋-Z80 CPU的前世今生
【Vivado】那些事儿-汇总篇
古老CPU启示录-晶体管之路
